用書:Digital Number WITH AN INTRODUCTION TOTHE VERILOG 5thEdition
作者:Mani Ciletti
習題解答:第四版解答(注意版本不一樣)
筆記作者:曾理碩/啾咪喵
分享模式:創用cc 姓名標示-相同方式分享 (cc分享限筆記,不包括連外文件、投影片、作業、作業解答)
歡迎分享本文
部格相關連結:
前言:
因為是筆記,通常以自己不會的地方做加強
主要寫概念
而較多複雜邏輯推理的地方會略過
因此使用時請作為導引手冊
請務必搭配課本使用(上方有連結)
內文提到頁碼以紙本課本為主與電子書誤差為16頁[建議以章節翻找]
3-1~3-3 畫卡諾圖
這一張就是在說卡諾圖的化簡
為了用最少的資源達到相同的效果
我們將sum
of minterms或product of
maxturms化成用最簡化的SOP或POS
有趣的是,這不一定是唯一的
依據情況,這種最檢視可能有二種以上
卡諾圖的編碼是GRAY碼
如此使相鄰的格子只相差一個變數
填入1,0
相鄰的格子數值相同都可以化簡
在邊境的部分,最左端與最右端是相鄰的,以此類推
課本考題至多到5個變數
聽說可以用到7變數!?
一次可以化簡
個格子
條件是形狀必須為矩形
原因是因為山消變數是以指數性成長
卡諾圖的畫檢視各項一定都包含了”只被記一次”的項
稱為essential term
由它可以找到”必要框”
剩下的我們私下商議(邪笑
繪製卡諾圖要在左上方標好變數
每行每列的代數才不易被搞混
3-4 POS簡化
>題目給F(X,Y,…) =
>找F’ (也就是0的地方)
>找到F’的SOP簡化式 (將0的地方簡化)
>迪摩根得F的POS
3-5 don’t care情形
標題都這麼寫了
當然就don’t care這章節囉(噢不,千萬別
don’t
care指的是不管是1或0都不影響判斷的turms
我們可以利用它們來讓式子更加精簡
反正任我們宰割XD
卡諾圖上就把這幾格打上x
其實你要打o也可以
但這可是會跟0搞錯
3-6 NAND & NOR實作
還記得NAND跟NOR式Universal Gate吧!
因為這個原因,又出了鬼畜般的性質跟考題(oh~我的腦袋
NAND
現在讓我們回想一下長相好了
注意:NAND = AND +
inverter = inverter + OR
所以說……下面兩個都是NAND
AND-Invert
Invert-OR
接下來就好辦了
當我們把題目簡化至POS或SOP後
(AND跟OR邏輯匣組成)
再AND後OR前都轉換一次,就能達到我們要的效果了
有時候我們會發現還需要一次invert才能達到效果
那就使用NAND製作的invert吧!
NOR
再次開啟回想功能
注意:NOR = OR + inverter = inverter + AND
所以說……下面兩個都是NOR
OR-Inverter
Inverter-AND
題外話:NOR的invert長的其實跟NAND的是一個樣XD
诶等等!我好像知道什麼了!
最後輸出要不要inverter跟這邏輯匣跟層數(-level)剛好可以畫出表格
NAND
|
NOR
|
|
奇數層
|
1
|
0
|
偶數層
|
0
|
1
|
3-7
其他二階層實作
AND-NOR
(AND-OR-INVERT)(AOI)轉成NAND-AND
OR-NAND
(OR-AND-INVERT)(OAI)轉成NOR-OR
其實也都是保持原則:
NAND, NOR各有兩個型態,轉換時先換成另一個型態
再把invert換掉
3-8
奇偶方程
exclusive-OR 為奇方程
exclusive-NOR 為偶方程
多輸入
當有多個輸入的時候
我們會用exclusive-OR來串接
要變成偶方程只需要在最後加上inverter(或最後經過exclusive-NOR)
以NAND實作exclusive-OR
XY’+X’Y
=
XX’+XY’+X’Y+YY’
=
X(X’+Y’)+Y(X’+Y’)
=
X(XY)’+Y(XY)’
=
{[X(XY)’]’[Y(XY)’]’}’
以NOR實作exclusive-OR
奇偶方程應用:用在檢查碼的上面
p.s.
Parity Checker以1為”錯誤”,以0為”正確”
Even parity使用exclusive-OR
Odd parity使用exclusive-NOR
3-9
HDL硬體描述語言
個人認為有點像C語言
我沒有很認真讀完這一章,就大約寫一下
在建構電路,我們是做出許多小模組再把他們兜在一起
在此以一個模組為例(參照p.128)
module
[模組名稱] ([模組參數,包括所有輸入輸出])
output [輸出變數,逗號分隔];
input [輸入變數,逗號分隔];
wire [中繼的變數,逗號分隔];
[邏輯夾整類] [邏輯匣變數名稱]([輸出變數],[輸入變數])
… …
endmodel
沒有留言:
張貼留言